2019年復(fù)旦大學(xué)881電子線(xiàn)路與集成電路設(shè)計(jì)考研大綱

• 2026考研英語(yǔ)全程班 6班
• 26考研全科上岸規(guī)劃營(yíng)「擇校▪規(guī)劃▪備考」
• 復(fù)旦大學(xué)2026考研專(zhuān)業(yè)課復(fù)習(xí)資料「真題▪筆記▪講義▪題庫(kù)」

881電子線(xiàn)路與集成電路設(shè)計(jì)考試大綱

一、考試內(nèi)容范圍

本科目的考試范圍包括三個(gè)部分：模擬電子線(xiàn)路、數(shù)字電路和集成電路設(shè)計(jì)。每部分的考試內(nèi)容范圍如下：

一、模擬電子線(xiàn)路

1、掌握基本放大器的靜態(tài)工作點(diǎn)和交流參數(shù)計(jì)算，在此基礎(chǔ)上的多級(jí)放大器的分析和計(jì)算;

2、放大器與反饋環(huán)路結(jié)合的應(yīng)用電路;

3、線(xiàn)性電源電路的分析和計(jì)算。

二、數(shù)字電路

邏輯代數(shù)基礎(chǔ)、組合邏輯電路、同步時(shí)序電路、異步時(shí)序電路、邏輯門(mén)電路。

三、集成電路設(shè)計(jì)

1、專(zhuān)用集成電路設(shè)計(jì)方法

(1)集成電路的分類(lèi)及相應(yīng)的設(shè)計(jì)方法;

(2)各類(lèi)集成電路的設(shè)計(jì)流程，及設(shè)計(jì)流程中所涉及的專(zhuān)用術(shù)語(yǔ)。

2、數(shù)字集成電路設(shè)計(jì)

(1)CMOS集成電路制造工藝;

(2)MOS器件的電流方程和大信號(hào)等效模型，器件的SPICE模型參數(shù);

(3)基本數(shù)字電路模塊的電路與版圖分析與設(shè)計(jì)，如反相器、各種MOS組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器與陣列結(jié)構(gòu)、運(yùn)算單元等;

(4)數(shù)字集成電路設(shè)計(jì)的導(dǎo)線(xiàn)模型與互聯(lián)參數(shù);

(5)先進(jìn)集成電路工藝下數(shù)字集成電路面臨的設(shè)計(jì)問(wèn)題，數(shù)字IC的實(shí)現(xiàn)策略。

3、模擬集成電路設(shè)計(jì)

(1)MOS器件物理，包括器件電流方程、二級(jí)效應(yīng)對(duì)電流方程的修正、寄生電容和電阻、小信號(hào)等效模型;

(2)基本模擬集成電路模塊的分析與設(shè)計(jì)。如單級(jí)放大器、差分放大器、電流鏡電路、放大器的頻率響應(yīng)、噪聲分析、放大器反饋電路的分析方法、運(yùn)算放大器分析及頻率補(bǔ)償;

(3)先進(jìn)集成電路工藝下模擬集成電路面臨的設(shè)計(jì)問(wèn)題，模擬IC的魯棒設(shè)計(jì)方法及IC實(shí)現(xiàn)步驟。

二、試卷結(jié)構(gòu)

試卷滿(mǎn)分150分。

模擬電子線(xiàn)路部分總分值為50分，題型為簡(jiǎn)答題和計(jì)算題。

數(shù)字電路部分總分值為50分，題型為填空題和電路分析設(shè)計(jì)題。

集成電路設(shè)計(jì)部分總分值為50分，題型為簡(jiǎn)述題和分析計(jì)算題。

三、參考書(shū)目